

小特集 半導体パルスパワー電源の現状と今後
 ～プラズマ研究をささえる半導体パワーデバイス～

4. SIサイリスタを用いた高速高電圧パルス電源

井深 真治

(東京工業大学大学院理工学研究科)

Fast High-Voltage Pulse Generator Utilizing SI-Thyristor

IBUKA Shinji

Tokyo Institute of Technology, Tokyo 152-8552, Japan

(Received 25 January 2005)

Research on and development of a fast high-voltage pulse generator utilizing a SI-thyristor is reviewed. Although the SI-thyristor is a device developed for large current control in the power electronics field, it has desirable properties for pulsed power applications. According to the experimental results on the SI-thyristor, the turn-on characteristics can be drastically improved by driving with a fast and large gate current. The self-turn-off capability of the SI-thyristor was also applied to the inductive energy storage circuit. This paper introduces a newly developed turn-off scheme with the SI-thyristor assisted by MOSFETs to make the circuit configuration extremely robust and simple. A high-voltage pulse with the amplitude of 18.7 kV and the pulse width of 74 ns was successfully obtained at the primary voltage of 100 V.

Keywords:

SI-thyristor, pulsed power technology, high-voltage pulse generator, gate driving circuit, inductive energy storage

4.1 はじめに

近年、パルスパワー用スイッチ素子として、高繰り返し動作可能、長寿命、自己消弧能力など数多くの利点を有する半導体パワーデバイスへの期待が高まってきている。しかし、インバータに代表されるパワーエレクトロニクス分野で利用されている既存の半導体パワーデバイスは、耐圧、スイッチング速度、電流容量など、パルスパワー用スイッチに要求される最も基本的な特性において、従来からあるガス放電スイッチの性能に到達していないのが現状である。そこで、筆者らは、実現性の高い新規デバイスとして、現在試験段階にある静電誘導型サイリスタ(Static Induction Thyristor: SI-Thyristor)に着目し、そのパルスパワー応用に関する研究を行ってきた[1-4]。近年は、SIサイリスタの利用を検討する研究者も多くなり、活発な研究が行われている[5,6]。本稿では、SIサイリスタを用いたパルスパワー電源開発の現状について簡単に紹介する。

4.2 SIサイリスタ

SIサイリスタは、静電誘導効果によるキャリア制御を利用した静電誘導型デバイスの一種で、pinダイオードにキャリア制御用のゲートを付加した構造を持つ[7]。Fig. 1は筆者らが利用している埋め込みゲート型SIサイリスタの内部構造である。pnpn構造を持つ一般のサイリスタとは違い、ゲート開放時にpinダイオードと同様に順方向に対して導電性を持つノーマリーオン特性を有する。接合型

FET(JEFT)と似た構造であると見ることもできるが、pinダイオード同様オン状態における導電率が非常に高く、大電流の高速制御に適したデバイスである。SIサイリスタは、カソード・ゲート間への電圧印加により通電制御される。ノーマリーオン構造ではあるが、確実なオン状態を維持するために、通常はゲートに正電位を与えてFig. 1(a)のような導通状態を形成する。ただし、ゲート・カソード間はpn接合の順方向となるため、ゲート電圧はさほど上昇しない。ゲートに負電位を印加すると、 n^- 層内のキャリアがゲートから排出され、ゲート電極近傍に空乏層(depletion layer)が生成され、Fig. 1(b)に示されるようにデバイスは阻止状態となる。




Fig. 1 Device structure of SI-thyristor.

author's e-mail: ifuka@ee.titech.ac.jp

4.3 SIサイリスタの高速ターンオン動作

パワーエレクトロニクス分野では、SIサイリスタは電圧制御デバイスに分類され、ターンオン時のゲート電流は数～数十 A 程度である。これは、阻止状態を形成している空乏層へのキャリア注入が、アノード・カソード間の主電流によってまかなわれるためである。しかし、このような通常のオン動作を行う限り、パルスパワー分野で必要とされる ns オーダの高速ターンオンを実現することは難しい。しかし、SIサイリスタは、IGBT (Insulated Gate Bipolar Transistor) や MOSFET のように絶縁ゲート構造を持たず、特にオン状態への移行時にはゲート・カソード間は pn 順方向バイアス状態となるため、ゲートに大電流を供給することが可能である。この場合、ゲートから直接空乏層へのキャリア注入を行うことも可能と考えられ、高速なオン動作が期待できる。

そこで、特性の異なる 3 種類のゲート駆動回路を用いて SI サイリスタのターンオン特性評価を行った[2, 3]。Circuit 1 はパワーエレクトロニクス用に開発されたゲート駆動回路であり、6 V のオンゲート信号を発生する。一方、Circuit 2, Circuit 3 はパルスパワー利用を念頭に開発された駆動回路であり、大電流をゲートに注入することができる。それぞれのゲート駆動回路に対するゲート電流波形を Fig. 2 に示す。図では読み取ることが困難であるが、Circuit 1 のゲート電流は 10 A 程度である。一方、Circuit 2, Circuit 3 では、200～300 A もの大電流をゲートに注入していることが確認できる。これらのゲート駆動回路を用いて、SI サイリスタのターンオン特性評価を行った。パルスパワー領域におけるスイッチの動作特性を詳細に評価するためには、高速な電流応答を実現可能な低インダクタンス評価回路を用いる必要がある[2]。ここでは、セラミックコンデンサを同軸形状に配置した、静電容量 38 nF、残留インダクタンス 50 nH の評価回路を作製し、実験を行った。評価回路の詳細については文献[2]を参照されたい。

Fig. 3 に各ゲート駆動回路使用時における SI サイリスタのアノード電圧降下時間 (fall time) T_f とサイリスタに流れる電流の di/dt ピーク値を示す。横軸は評価回路中のコンデンサの充電電圧であり、阻止状態の SI サイリスタのアノード・カソード間に印加される電圧である。Fig. 3 では、大電流によるゲート駆動が SI サイリスタの動作速度を大




Fig. 2 Output current waveforms of the gate-driving circuits.




Fig. 3 Turn-on characteristics of the SI-thyristor.

幅に改善していることが確認できる。その影響が充電電圧により変化するのは、充電電圧が高い場合ほど主電流によるキャリア注入効果が促進されるためである。Circuit 3 を用いて 5 kV 充電した場合には、 $T_f = 35$ ns, $di/dt = 9.5 \times 10^{10}$ A/s を達成しており、大電流によるゲート駆動方式を採用することで、SI サイリスタがパルスパワー制御用スイッチとして利用可能な素子であることが確認された。

4.4 直列接続による高耐圧スイッチの実現

前述のとおり、SI サイリスタはパルスパワー領域で利用可能な高速パワーデバイスであるが、その耐圧は 4～5 kV 程度である。さらに高压で利用する場合、複数のデバイスを直列接続して高耐圧化をはかる必要がある。ここでは、その実現性を検討するため、3 個の SI サイリスタを直列接続し、その動作検証を行った[3]。測定に用いた等価回路を Fig. 4 に示す。各 SI サイリスタの阻止電圧分担を平均化させる必要があるため、SI サイリスタと並列に $2\text{M}\Omega$ の抵抗を接続した。各 SI サイリスタに接続したゲート駆動回路への電力注入は、50 kHz インバータと高耐圧パルストランスを用いた。Fig. 4 では、最上部にある SI サイリスタ (A) と並列に 120 pF のコンデンサが接続されている。これは、各 SI サイリスタの対地静電容量の違いにより発生する過渡的な電圧分担不均衡を抑制するための措置である。Fig. 5 に 1Ω の純抵抗負荷接続、2 kHz バースト運転時におけるスイッチ電圧と出力電流波形を示す。図のように、




Fig. 4 Equivalent circuit of the high-voltage switch with stacked SI-thyristors.




Fig. 5 Turn-on characteristics of the stacked SI-thyristors.

Table 1 Energy transfer efficiency of the generator.

load resistance	efficiency
10 Ω	86.4%
1 Ω	68.5%

ピーク値 3.5 kA, パルス幅 200 ns の電流パルスを負荷に供給することに成功した。この電源装置のエネルギー転送効率を Table 1 に示した。効率の計算には、ゲートへの注入電力も考慮している。負荷抵抗 1 Ω 時には効率 68.5% にとどまっているものの、10 Ω では80%以上の効率を達成しており、非平衡プラズマによる排ガス処理装置など大電流を必要としない応用機器へは十分利用可能であることが確認された。

4.5 ターンオフを利用した誘導性エネルギー蓄積回路への応用

これまで、SI サイリスタの高速投入スイッチとしての利用に関する研究を紹介してきた。実際、SI サイリスタは他のパワーデバイスでは実現困難な高速ターンオン特性を有している。しかし、気体放電スイッチにはないパワーデバイスの持つ最大のメリットである自己消弧可能な能力は生かされていない。半導体パワーデバイスを開放スイッチに利用できれば、蓄積エネルギー密度が高く、低電圧駆動も可能な誘導性エネルギー蓄積回路を構成可能である。そこで、SI サイリスタを開放スイッチとして利用した新しい誘導性エネルギー蓄積型 (Inductive Energy Storage: IES) 回路が提案されている [4, 6]。

SI サイリスタでターンオフを実現するためには、アノード・カソード間を流れる電流とほぼ同等の電流をゲートから引き抜く必要がある。これは、ゲート付近に空乏層を形成するために不可欠な条件であり、そのため大電流を制御可能なゲート回路を必要とする。さらに、電流遮断時の高 di/dt を実現するには大電流をスナバ回路なしで遮断する必要があり、安全動作領域を逸脱しデバイス破壊を起こす危険性も高い。しかし、Fig. 6に示す単純な回路構成を採用することにより、容易かつ安全に大電流遮断を実現可能となる。Fig. 6では、SI サイリスタと MOSFET が直列に接続されており、MOSFET へのゲート信号により全体の回路動作を制御可能である。すなわち、SI サイリスタのゲートにはダイオードが接続されているだけで、ゲート駆動回路




Fig. 6 Opening procedure of the SI-Thyristor combined with MOSFETs.

は必要としない。

この回路の動作原理を、以下に簡単に説明する。Fig. 6(a)の状態は、MOSFET が阻止状態にあるため回路に電流は流れていない。ただし、印加可能な電源電圧は MOSFET の耐圧により制限される。ここで、MOSFET にオンゲート信号を印加すると、SI サイリスタはノーマリーオン特性を有しているため、Fig. 6(b)のように MOSFET および SI サイリスタに電流が流れ始める。その結果、Fig. 6(c)のように、SI サイリスタのアノード・カソード間に若干の電圧降下が生じ、SI サイリスタのゲートは正電位となり、安定なオン状態が確立される。次に、MOSFET にオフゲート信号を入力すると、MOSFET も自己消弧可能なデバイスであるため、MOSFET のドレイン電圧が上昇し、電流遮断が開始される。このとき、Fig. 6(d)のように、SI サイリスタを流れる電流の一部はゲートから排出され、アノード・ゲート間に電流が流れ始める。これは、ゲートが絶縁されていない SI サイリスタ特有の動作である。その結果、SI サイリスタ n^- 層内にある大量のキャリアがゲートから高速に排出され、ゲート付近の空乏層が急速に成長し、高速なターンオフが実現される。MOSFET はこのカソードからゲートへの転流動作を開始させるきっかけを与えるだけであり、大電流遮断能力は必要とせず、安価で小型な素子を利用することができる。

この回路を IES に応用した回路が Fig. 7 である。エネルギー蓄積素子にパルス電圧を用いたフライバックコンバータ型の回路構成とすることにより、高電圧出力を実現している。電流による初期エネルギー蓄積のため、数十 V 程度の駆動電圧でも動作可能であり、車載用排ガス浄化装置などへの応用が期待できる。この回路を直流 100 V で駆動した際の出力電圧波形を Fig. 8 に示す。出力端開放時に




Fig. 7 Circuit configuration of the IES pulse generator.




Fig. 8 Output voltage waveform of the pulse generator.

は、波高値 18.7 kV、立ち上がり時間 66 ns、パルス幅 74 ns (FWHM) の出力が得られている。Fig. 9 は、様々な駆動電圧に対する出力電圧波高値を示したものである。40 V の低電圧駆動においても 5 kV 以上の出力が得られており、車載バッテリーによる駆動にも対応可能であることが確認された。Fig. 9 では、駆動電圧の上昇とともに出力電圧も上昇している。出力電圧は電流遮断時の電流値によって決定されるため、低い駆動電圧であっても、通電時間を長くとり十分なエネルギー蓄積を行うことで、同等の出力電圧がとれるはずである。そこで、各駆動電圧に対し、蓄積電流値を一定とする条件のもとで出力電圧波高値を測定した。Fig. 10 に結果を示すが、やはり駆動電圧によって出力波高値が変化している。これは、駆動電圧の違いは SI サイリスタの通電時間の違いとなり、電流遮断時における SI サイリスタ内部のキャリア分布に違いが生じ、SI サイリスタのターンオフ特性に影響を与えたためと推測されるが、今後詳細な検討が必要である。

4.6 まとめ

本稿で概説したように、SI サイリスタは IGBT, FET などの MOS ゲートデバイスと異なり、ゲートインピーダンスが低く、ゲート駆動電流を大電流化することが可能である。単にゲート駆動に必要な電力という観点からは不利




Fig. 9 Output amplitude for various driving voltage.




Fig. 10 Output amplitude for constant storage current.

であるとも考えられる特性であるが、大電流を高速に安全確実に制御できるという点で、パルスパワー応用に適した特性である。残念ながら、現時点で SI サイリスタは市販されておらず、パルスパワーやプラズマ研究者が容易に利用できるデバイスではないものの、今後の動向に期待を持てるデバイスであると言えよう。

参考文献

- [1] S. Ibuka, K. Saito, A. Yamamoto *et al.*, *Proc. of the 11th IEEE Int. Pulsed Power Conf.*, (1997) Vol. 2, p.954.
- [2] S. Ibuka, A. Yamamoto, Y. Hironaka *et al.*, *Conf. Records of the 23rd Int. Power Modulator Symp.* (1998) p.106.
- [3] S. Ibuka, T. Osada, K. Jingushi *et al.*, *Proc. of the 12th IEEE Int. Pulsed Power Conf.* (1999) Vol.2, p.1441.
- [4] S. Ibuka, R. Tsunoda, J. Shiina *et al.*, *Proc. of the 14th IEEE Int. Pulsed Power Conf.* (2003) Vol.2, p.931.
- [5] R. Hironaka, M. Watanabe, E. Hotta *et al.*, *IEEE Trans. Plasma Sci.* **28**, No.2, 1524 (2000).
- [6] W. Jiang, K. Yatsui, K. Takayama *et al.*, *Proc. IEEE*, **92**, No.7, 1180 (2004).
- [7] 西澤潤一：SI デバイス (オーム社 1995) p.37.